diff for duplicates of <87ilw5o8gi.fsf@nvidia.com> diff --git a/a/1.txt b/N1/1.txt index b6ec6d3..8af7dc4 100644 --- a/a/1.txt +++ b/N1/1.txt @@ -27,26 +27,26 @@ Machnikowski, Maciej <maciej.machnikowski@intel.com> writes: >> > > > > On Wed, Dec 01, 2021 at 07:02:06PM +0100, Maciej Machnikowski wrote: >> > > > > Looking at the diagram from the previous submission [1]: >> > > > > ->> > > > > ??????????????????????? ->> > > > > ? RX ? TX ? ->> > > > > 1 ? ports ? ports ? 1 ->> > > > > ??????????? ? ??????? ->> > > > > 2 ? ? ? ? 2 ->> > > > > ????????? ? ? ??????? ->> > > > > 3 ? ? ? ? ? 3 ->> > > > > ??????? ? ? ? ??????? ->> > > > > ? ? ? ? ? ? ->> > > > > ? ?????? ? ? ->> > > > > ? \____/ ? ? ->> > > > > ??????????????????????? ->> > > > > 1? 2? ? ->> > > > > RCLK out? ? ? TX CLK in ->> > > > > ? ? ? ->> > > > > ??????????????????? ->> > > > > ? ? ->> > > > > ? SEC ? ->> > > > > ? ? ->> > > > > ??????????????????? +>> > > > > ┌──────────┬──────────┐ +>> > > > > │ RX │ TX │ +>> > > > > 1 │ ports │ ports │ 1 +>> > > > > ───►├─────┐ │ ├─────► +>> > > > > 2 │ │ │ │ 2 +>> > > > > ───►├───┐ │ │ ├─────► +>> > > > > 3 │ │ │ │ │ 3 +>> > > > > ───►├─┐ │ │ │ ├─────► +>> > > > > │ ▼ ▼ ▼ │ │ +>> > > > > │ ────── │ │ +>> > > > > │ \____/ │ │ +>> > > > > └──┼──┼────┴──────────┘ +>> > > > > 1│ 2│ ▲ +>> > > > > RCLK out│ │ │ TX CLK in +>> > > > > ▼ ▼ │ +>> > > > > ┌─────────────┴───┐ +>> > > > > │ │ +>> > > > > │ SEC │ +>> > > > > │ │ +>> > > > > └─────────────────┘ >> > > > > >> > > > > Given a netdev (1, 2 or 3 in the diagram), the RCLK_SET >> > > > > message allows me to redirect the frequency recovered from diff --git a/a/content_digest b/N1/content_digest index f761c5e..952556e 100644 --- a/a/content_digest +++ b/N1/content_digest @@ -7,9 +7,26 @@ "ref\0Yao7r4DF7NmobEdp@shredder\0" "ref\0MW5PR11MB5812AB9B6E0CAEB6F9A84ABAEA6A9@MW5PR11MB5812.namprd11.prod.outlook.com\0" "From\0Petr Machata <petrm@nvidia.com>\0" - "Subject\0[Intel-wired-lan] [PATCH v4 net-next 2/4] ethtool: Add ability to configure recovered clock for SyncE feature\0" + "Subject\0Re: [PATCH v4 net-next 2/4] ethtool: Add ability to configure recovered clock for SyncE feature\0" "Date\0Fri, 3 Dec 2021 19:21:33 +0100\0" - "To\0intel-wired-lan@osuosl.org\0" + "To\0Machnikowski" + " Maciej <maciej.machnikowski@intel.com>\0" + "Cc\0Ido Schimmel <idosch@idosch.org>" + netdev@vger.kernel.org <netdev@vger.kernel.org> + intel-wired-lan@lists.osuosl.org <intel-wired-lan@lists.osuosl.org> + Kubalewski + Arkadiusz <arkadiusz.kubalewski@intel.com> + richardcochran@gmail.com <richardcochran@gmail.com> + abyagowi@fb.com <abyagowi@fb.com> + Nguyen + Anthony L <anthony.l.nguyen@intel.com> + davem@davemloft.net <davem@davemloft.net> + kuba@kernel.org <kuba@kernel.org> + linux-kselftest@vger.kernel.org <linux-kselftest@vger.kernel.org> + mkubecek@suse.cz <mkubecek@suse.cz> + saeed@kernel.org <saeed@kernel.org> + michael.chan@broadcom.com <michael.chan@broadcom.com> + " petrm@nvidia.com <petrm@nvidia.com>\0" "\00:1\0" "b\0" "\n" @@ -41,26 +58,26 @@ ">> > > > > On Wed, Dec 01, 2021 at 07:02:06PM +0100, Maciej Machnikowski wrote:\n" ">> > > > > Looking at the diagram from the previous submission [1]:\n" ">> > > > >\n" - ">> > > > > ???????????????????????\n" - ">> > > > > ? RX ? TX ?\n" - ">> > > > > 1 ? ports ? ports ? 1\n" - ">> > > > > ??????????? ? ???????\n" - ">> > > > > 2 ? ? ? ? 2\n" - ">> > > > > ????????? ? ? ???????\n" - ">> > > > > 3 ? ? ? ? ? 3\n" - ">> > > > > ??????? ? ? ? ???????\n" - ">> > > > > ? ? ? ? ? ?\n" - ">> > > > > ? ?????? ? ?\n" - ">> > > > > ? \\____/ ? ?\n" - ">> > > > > ???????????????????????\n" - ">> > > > > 1? 2? ?\n" - ">> > > > > RCLK out? ? ? TX CLK in\n" - ">> > > > > ? ? ?\n" - ">> > > > > ???????????????????\n" - ">> > > > > ? ?\n" - ">> > > > > ? SEC ?\n" - ">> > > > > ? ?\n" - ">> > > > > ???????????????????\n" + ">> > > > > \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\254\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220\n" + ">> > > > > \342\224\202 RX \342\224\202 TX \342\224\202\n" + ">> > > > > 1 \342\224\202 ports \342\224\202 ports \342\224\202 1\n" + ">> > > > > \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + ">> > > > > 2 \342\224\202 \342\224\202 \342\224\202 \342\224\202 2\n" + ">> > > > > \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + ">> > > > > 3 \342\224\202 \342\224\202 \342\224\202 \342\224\202 \342\224\202 3\n" + ">> > > > > \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\220 \342\224\202 \342\224\202 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + ">> > > > > \342\224\202 \342\226\274 \342\226\274 \342\226\274 \342\224\202 \342\224\202\n" + ">> > > > > \342\224\202 \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200 \342\224\202 \342\224\202\n" + ">> > > > > \342\224\202 \\____/ \342\224\202 \342\224\202\n" + ">> > > > > \342\224\224\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" + ">> > > > > 1\342\224\202 2\342\224\202 \342\226\262\n" + ">> > > > > RCLK out\342\224\202 \342\224\202 \342\224\202 TX CLK in\n" + ">> > > > > \342\226\274 \342\226\274 \342\224\202\n" + ">> > > > > \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\220\n" + ">> > > > > \342\224\202 \342\224\202\n" + ">> > > > > \342\224\202 SEC \342\224\202\n" + ">> > > > > \342\224\202 \342\224\202\n" + ">> > > > > \342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" ">> > > > >\n" ">> > > > > Given a netdev (1, 2 or 3 in the diagram), the RCLK_SET\n" ">> > > > > message allows me to redirect the frequency recovered from\n" @@ -257,4 +274,4 @@ "admin needs to have external information to know that external pin such\n" and such is actually connected to PHY such and such. -2b34f21d71377fae6334e5f72230cbcfc37e780ae62e2aacf81c8ad119c173cb +82f1d3a37ed0916e90172f7ba73b0796679afe2ad15fda41fd2337c9361ad958
This is an external index of several public inboxes, see mirroring instructions on how to clone and mirror all data and code used by this external index.