diff for duplicates of <87tugic17a.fsf@nvidia.com> diff --git a/a/1.txt b/N1/1.txt index deb80fb..8fc6545 100644 --- a/a/1.txt +++ b/N1/1.txt @@ -38,26 +38,26 @@ Maciej Machnikowski <maciej.machnikowski@intel.com> writes: > +input frequency - either on the PHY CLK input, or on a dedicated > +TX clock input. > + -> + ??????????????????????? -> + ? RX ? TX ? -> + 1 ? ports ? ports ? 1 -> + ??????????? ? ??????? -> + 2 ? ? ? ? 2 -> + ????????? ? ? ??????? -> + 3 ? ? ? ? ? 3 -> + ??????? ? ? ? ??????? -> + ? ? ? ? ? ? -> + ? ?????? ? ? -> + ? \____/ ? ? -> + ??????????????????????? -> + 1? 2? ? -> + RCLK out? ? ? TX CLK in -> + ? ? ? -> + ??????????????????? -> + ? ? -> + ? SEC ? -> + ? ? -> + ??????????????????? +> + ┌──────────┬──────────┐ +> + │ RX │ TX │ +> + 1 │ ports │ ports │ 1 +> + ───►├─────┐ │ ├─────► +> + 2 │ │ │ │ 2 +> + ───►├───┐ │ │ ├─────► +> + 3 │ │ │ │ │ 3 +> + ───►├─┐ │ │ │ ├─────► +> + │ ▼ ▼ ▼ │ │ +> + │ ────── │ │ +> + │ \____/ │ │ +> + └──┼──┼────┴──────────┘ +> + 1│ 2│ ▲ +> + RCLK out│ │ │ TX CLK in +> + ▼ ▼ │ +> + ┌─────────────┴───┐ +> + │ │ +> + │ SEC │ +> + │ │ +> + └─────────────────┘ > + > +The SEC can synchronize its frequency to one of the synchronization inputs > +either clocks recovered on traffic interfaces or (in advanced deployments) diff --git a/a/content_digest b/N1/content_digest index 47314b3..947c38d 100644 --- a/a/content_digest +++ b/N1/content_digest @@ -1,9 +1,22 @@ "ref\020211110114448.2792314-1-maciej.machnikowski@intel.com\0" "ref\020211110114448.2792314-7-maciej.machnikowski@intel.com\0" "From\0Petr Machata <petrm@nvidia.com>\0" - "Subject\0[Intel-wired-lan] [PATCH v3 net-next 6/6] docs: net: Add description of SyncE interfaces\0" + "Subject\0Re: [PATCH v3 net-next 6/6] docs: net: Add description of SyncE interfaces\0" "Date\0Thu, 11 Nov 2021 13:43:21 +0100\0" - "To\0intel-wired-lan@osuosl.org\0" + "To\0Maciej Machnikowski <maciej.machnikowski@intel.com>\0" + "Cc\0<netdev@vger.kernel.org>" + <intel-wired-lan@lists.osuosl.org> + <richardcochran@gmail.com> + <abyagowi@fb.com> + <anthony.l.nguyen@intel.com> + <davem@davemloft.net> + <kuba@kernel.org> + <linux-kselftest@vger.kernel.org> + <idosch@idosch.org> + <mkubecek@suse.cz> + <saeed@kernel.org> + <michael.chan@broadcom.com> + " <petrm@nvidia.com>\0" "\00:1\0" "b\0" "\n" @@ -46,26 +59,26 @@ "> +input frequency - either on the PHY CLK input, or on a dedicated\n" "> +TX clock input.\n" "> +\n" - "> + ???????????????????????\n" - "> + ? RX ? TX ?\n" - "> + 1 ? ports ? ports ? 1\n" - "> + ??????????? ? ???????\n" - "> + 2 ? ? ? ? 2\n" - "> + ????????? ? ? ???????\n" - "> + 3 ? ? ? ? ? 3\n" - "> + ??????? ? ? ? ???????\n" - "> + ? ? ? ? ? ?\n" - "> + ? ?????? ? ?\n" - "> + ? \\____/ ? ?\n" - "> + ???????????????????????\n" - "> + 1? 2? ?\n" - "> + RCLK out? ? ? TX CLK in\n" - "> + ? ? ?\n" - "> + ???????????????????\n" - "> + ? ?\n" - "> + ? SEC ?\n" - "> + ? ?\n" - "> + ???????????????????\n" + "> + \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\254\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220\n" + "> + \342\224\202 RX \342\224\202 TX \342\224\202\n" + "> + 1 \342\224\202 ports \342\224\202 ports \342\224\202 1\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + 2 \342\224\202 \342\224\202 \342\224\202 \342\224\202 2\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + 3 \342\224\202 \342\224\202 \342\224\202 \342\224\202 \342\224\202 3\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\220 \342\224\202 \342\224\202 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + \342\224\202 \342\226\274 \342\226\274 \342\226\274 \342\224\202 \342\224\202\n" + "> + \342\224\202 \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200 \342\224\202 \342\224\202\n" + "> + \342\224\202 \\____/ \342\224\202 \342\224\202\n" + "> + \342\224\224\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" + "> + 1\342\224\202 2\342\224\202 \342\226\262\n" + "> + RCLK out\342\224\202 \342\224\202 \342\224\202 TX CLK in\n" + "> + \342\226\274 \342\226\274 \342\224\202\n" + "> + \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\220\n" + "> + \342\224\202 \342\224\202\n" + "> + \342\224\202 SEC \342\224\202\n" + "> + \342\224\202 \342\224\202\n" + "> + \342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" "> +\n" "> +The SEC can synchronize its frequency to one of the synchronization inputs\n" "> +either clocks recovered on traffic interfaces or (in advanced deployments)\n" @@ -174,4 +187,4 @@ "basically 1:1 vs. the proposed API, except the object over which the\n" UAPIs should be defined is a DPLL, not a netdev. -a74fa3e014036f20c2e685728b371e291f357bb8b1cbd9e98444895bb782253d +db83780462634b89cbd414942848b1ac3988b17f4517f35d23d8cb3cf3aaddb7
This is an external index of several public inboxes, see mirroring instructions on how to clone and mirror all data and code used by this external index.