diff for duplicates of <YYfd7DCFFtj/x+zQ@shredder> diff --git a/a/1.txt b/N1/1.txt index dafc830..26d06da 100644 --- a/a/1.txt +++ b/N1/1.txt @@ -33,25 +33,25 @@ On Fri, Nov 05, 2021 at 09:53:31PM +0100, Maciej Machnikowski wrote: > +input frequency - either on the PHY CLK input, or on a dedicated > +TX clock input. > + -> + ???????????????????????? -> + ? RX ? TX ? -> + 1 ? lanes ? lanes ? 1 -> + ???????????? ? ??????? -> + 2 ? ? ? ? 2 -> + ???????? ? ? ??????? -> + 3 ? ? ? ? ? 3 -> + ???????? ? ? ??????? -> + ? ?????? ? ? -> + ? \____/ ? ? -> + ???????????????????????? -> + 1? 2? ? -> + RCLK out? ? ? TX CLK in -> + ? ? ? -> + ??????????????????? -> + ? ? -> + ? EEC ? -> + ? ? -> + ??????????????????? +> + ┌───────────┬──────────┐ +> + │ RX │ TX │ +> + 1 │ lanes │ lanes │ 1 +> + ───►├──────┐ │ ├─────► +> + 2 │ │ │ │ 2 +> + ───►├──┐ │ │ ├─────► +> + 3 │ │ │ │ │ 3 +> + ───►├─▼▼ ▼ │ ├─────► +> + │ ────── │ │ +> + │ \____/ │ │ +> + └──┼──┼─────┴──────────┘ +> + 1│ 2│ ▲ +> + RCLK out│ │ │ TX CLK in +> + ▼ ▼ │ +> + ┌─────────────┴───┐ +> + │ │ +> + │ EEC │ +> + │ │ +> + └─────────────────┘ > + > +The EEC can synchronize its frequency to one of the synchronization inputs > +either clocks recovered on traffic interfaces or (in advanced deployments) diff --git a/a/content_digest b/N1/content_digest index c68ee26..c81b704 100644 --- a/a/content_digest +++ b/N1/content_digest @@ -1,9 +1,20 @@ "ref\020211105205331.2024623-1-maciej.machnikowski@intel.com\0" "ref\020211105205331.2024623-7-maciej.machnikowski@intel.com\0" "From\0Ido Schimmel <idosch@idosch.org>\0" - "Subject\0[Intel-wired-lan] [PATCH v2 net-next 6/6] docs: net: Add description of SyncE interfaces\0" + "Subject\0Re: [PATCH v2 net-next 6/6] docs: net: Add description of SyncE interfaces\0" "Date\0Sun, 7 Nov 2021 16:08:44 +0200\0" - "To\0intel-wired-lan@osuosl.org\0" + "To\0Maciej Machnikowski <maciej.machnikowski@intel.com>\0" + "Cc\0netdev@vger.kernel.org" + intel-wired-lan@lists.osuosl.org + richardcochran@gmail.com + abyagowi@fb.com + anthony.l.nguyen@intel.com + davem@davemloft.net + kuba@kernel.org + linux-kselftest@vger.kernel.org + mkubecek@suse.cz + saeed@kernel.org + " michael.chan@broadcom.com\0" "\00:1\0" "b\0" "On Fri, Nov 05, 2021 at 09:53:31PM +0100, Maciej Machnikowski wrote:\n" @@ -41,25 +52,25 @@ "> +input frequency - either on the PHY CLK input, or on a dedicated\n" "> +TX clock input.\n" "> +\n" - "> + ????????????????????????\n" - "> + ? RX ? TX ?\n" - "> + 1 ? lanes ? lanes ? 1\n" - "> + ???????????? ? ???????\n" - "> + 2 ? ? ? ? 2\n" - "> + ???????? ? ? ???????\n" - "> + 3 ? ? ? ? ? 3\n" - "> + ???????? ? ? ???????\n" - "> + ? ?????? ? ?\n" - "> + ? \\____/ ? ?\n" - "> + ????????????????????????\n" - "> + 1? 2? ?\n" - "> + RCLK out? ? ? TX CLK in\n" - "> + ? ? ?\n" - "> + ???????????????????\n" - "> + ? ?\n" - "> + ? EEC ?\n" - "> + ? ?\n" - "> + ???????????????????\n" + "> + \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\254\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220\n" + "> + \342\224\202 RX \342\224\202 TX \342\224\202\n" + "> + 1 \342\224\202 lanes \342\224\202 lanes \342\224\202 1\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + 2 \342\224\202 \342\224\202 \342\224\202 \342\224\202 2\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\224\200\342\224\220 \342\224\202 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + 3 \342\224\202 \342\224\202 \342\224\202 \342\224\202 \342\224\202 3\n" + "> + \342\224\200\342\224\200\342\224\200\342\226\272\342\224\234\342\224\200\342\226\274\342\226\274 \342\226\274 \342\224\202 \342\224\234\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\226\272\n" + "> + \342\224\202 \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200 \342\224\202 \342\224\202\n" + "> + \342\224\202 \\____/ \342\224\202 \342\224\202\n" + "> + \342\224\224\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\274\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" + "> + 1\342\224\202 2\342\224\202 \342\226\262\n" + "> + RCLK out\342\224\202 \342\224\202 \342\224\202 TX CLK in\n" + "> + \342\226\274 \342\226\274 \342\224\202\n" + "> + \342\224\214\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\264\342\224\200\342\224\200\342\224\200\342\224\220\n" + "> + \342\224\202 \342\224\202\n" + "> + \342\224\202 EEC \342\224\202\n" + "> + \342\224\202 \342\224\202\n" + "> + \342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\n" "> +\n" "> +The EEC can synchronize its frequency to one of the synchronization inputs\n" "> +either clocks recovered on traffic interfaces or (in advanced deployments)\n" @@ -166,4 +177,4 @@ "> 2.26.3\n" > -78b15ed3f9837663a336e8750a23d36ddca59c234398775342bc81385bafa3cd +6cab500e6996999a2d1763b3e18753e6c7fee0f136320965a51ac4061e0d4936
This is an external index of several public inboxes, see mirroring instructions on how to clone and mirror all data and code used by this external index.