From: Dmitry Baryshkov <dmitry.baryshkov@linaro.org>
To: Andy Gross <agross@kernel.org>,
Bjorn Andersson <bjorn.andersson@linaro.org>,
Vinod Koul <vkoul@kernel.org>,
Kishon Vijay Abraham I <kishon@ti.com>
Cc: Philipp Zabel <p.zabel@pengutronix.de>,
linux-arm-msm@vger.kernel.org, linux-phy@lists.infradead.org,
Johan Hovold <johan@kernel.org>
Subject: [RFC PATCH 17/28] phy: qcom-qmp: move PCIE QHP registers to separate header
Date: Fri, 10 Jun 2022 22:09:14 +0300 [thread overview]
Message-ID: <20220610190925.3670081-18-dmitry.baryshkov@linaro.org> (raw)
In-Reply-To: <20220610190925.3670081-1-dmitry.baryshkov@linaro.org>
Move PCIE QHP registers to the separate header. QHP is a sepecial PHY
kind used on sdm845 to drive one of PCIe links.
Signed-off-by: Dmitry Baryshkov <dmitry.baryshkov@linaro.org>
---
drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h | 123 +++++++++++++++++++
drivers/phy/qualcomm/phy-qcom-qmp.h | 116 +----------------
2 files changed, 125 insertions(+), 114 deletions(-)
create mode 100644 drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h
diff --git a/drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h b/drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h
new file mode 100644
index 000000000000..e4a4d2cd85eb
--- /dev/null
+++ b/drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h
@@ -0,0 +1,123 @@
+/* SPDX-License-Identifier: GPL-2.0 */
+/*
+ * Copyright (c) 2017, The Linux Foundation. All rights reserved.
+ */
+
+#ifndef QCOM_PHY_QMP_PCIE_QHP_H_
+#define QCOM_PHY_QMP_PCIE_QHP_H_
+
+/* PCIE GEN3 COM registers */
+#define PCIE_GEN3_QHP_COM_SSC_EN_CENTER 0x14
+#define PCIE_GEN3_QHP_COM_SSC_PER1 0x20
+#define PCIE_GEN3_QHP_COM_SSC_PER2 0x24
+#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1 0x28
+#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2 0x2c
+#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1 0x34
+#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1 0x38
+#define PCIE_GEN3_QHP_COM_BIAS_EN_CKBUFLR_EN 0x54
+#define PCIE_GEN3_QHP_COM_CLK_ENABLE1 0x58
+#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0 0x6c
+#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0 0x70
+#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1 0x78
+#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1 0x7c
+#define PCIE_GEN3_QHP_COM_BGV_TRIM 0x98
+#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE0 0xb4
+#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE1 0xb8
+#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0 0xc0
+#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1 0xc4
+#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0 0xcc
+#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1 0xd0
+#define PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL 0xdc
+#define PCIE_GEN3_QHP_COM_RESTRIM_CTRL2 0xf0
+#define PCIE_GEN3_QHP_COM_LOCK_CMP_EN 0xf8
+#define PCIE_GEN3_QHP_COM_DEC_START_MODE0 0x100
+#define PCIE_GEN3_QHP_COM_DEC_START_MODE1 0x108
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0 0x11c
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0 0x120
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0 0x124
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1 0x128
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1 0x12c
+#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1 0x130
+#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0 0x150
+#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1 0x158
+#define PCIE_GEN3_QHP_COM_VCO_TUNE_MAP 0x178
+#define PCIE_GEN3_QHP_COM_BG_CTRL 0x1c8
+#define PCIE_GEN3_QHP_COM_CLK_SELECT 0x1cc
+#define PCIE_GEN3_QHP_COM_HSCLK_SEL1 0x1d0
+#define PCIE_GEN3_QHP_COM_CORECLK_DIV 0x1e0
+#define PCIE_GEN3_QHP_COM_CORE_CLK_EN 0x1e8
+#define PCIE_GEN3_QHP_COM_CMN_CONFIG 0x1f0
+#define PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL 0x1fc
+#define PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1 0x21c
+#define PCIE_GEN3_QHP_COM_CMN_MODE 0x224
+#define PCIE_GEN3_QHP_COM_VREGCLK_DIV1 0x228
+#define PCIE_GEN3_QHP_COM_VREGCLK_DIV2 0x22c
+
+/* PCIE GEN3 QHP Lane registers */
+#define PCIE_GEN3_QHP_L0_DRVR_CTRL0 0xc
+#define PCIE_GEN3_QHP_L0_DRVR_CTRL1 0x10
+#define PCIE_GEN3_QHP_L0_DRVR_CTRL2 0x14
+#define PCIE_GEN3_QHP_L0_DRVR_TAP_EN 0x18
+#define PCIE_GEN3_QHP_L0_TX_BAND_MODE 0x60
+#define PCIE_GEN3_QHP_L0_LANE_MODE 0x64
+#define PCIE_GEN3_QHP_L0_PARALLEL_RATE 0x7c
+#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE0 0xc0
+#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE1 0xc4
+#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE2 0xc8
+#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1 0xd0
+#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2 0xd4
+#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0 0xd8
+#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1 0xdc
+#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2 0xe0
+#define PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE 0xfc
+#define PCIE_GEN3_QHP_L0_CGA_THRESH_DFE 0x100
+#define PCIE_GEN3_QHP_L0_RXENGINE_EN0 0x108
+#define PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME 0x114
+#define PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME 0x118
+#define PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME 0x11c
+#define PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME 0x120
+#define PCIE_GEN3_QHP_L0_VGA_GAIN 0x124
+#define PCIE_GEN3_QHP_L0_DFE_GAIN 0x128
+#define PCIE_GEN3_QHP_L0_EQ_GAIN 0x130
+#define PCIE_GEN3_QHP_L0_OFFSET_GAIN 0x134
+#define PCIE_GEN3_QHP_L0_PRE_GAIN 0x138
+#define PCIE_GEN3_QHP_L0_VGA_INITVAL 0x13c
+#define PCIE_GEN3_QHP_L0_EQ_INTVAL 0x154
+#define PCIE_GEN3_QHP_L0_EDAC_INITVAL 0x160
+#define PCIE_GEN3_QHP_L0_RXEQ_INITB0 0x168
+#define PCIE_GEN3_QHP_L0_RXEQ_INITB1 0x16c
+#define PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1 0x178
+#define PCIE_GEN3_QHP_L0_RXEQ_CTRL 0x180
+#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0 0x184
+#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1 0x188
+#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2 0x18c
+#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0 0x190
+#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1 0x194
+#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2 0x198
+#define PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG 0x19c
+#define PCIE_GEN3_QHP_L0_RX_BAND 0x1a4
+#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0 0x1c0
+#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1 0x1c4
+#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2 0x1c8
+#define PCIE_GEN3_QHP_L0_SIGDET_ENABLES 0x230
+#define PCIE_GEN3_QHP_L0_SIGDET_CNTRL 0x234
+#define PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL 0x238
+#define PCIE_GEN3_QHP_L0_DCC_GAIN 0x2a4
+#define PCIE_GEN3_QHP_L0_RSM_START 0x2a8
+#define PCIE_GEN3_QHP_L0_RX_EN_SIGNAL 0x2ac
+#define PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL 0x2b0
+#define PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0 0x2b8
+#define PCIE_GEN3_QHP_L0_TS0_TIMER 0x2c0
+#define PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE 0x2c4
+#define PCIE_GEN3_QHP_L0_RX_RESETCODE_OFFSET 0x2cc
+
+/* PCIE GEN3 PCS registers */
+#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M3P5DB 0x2c
+#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M3P5DB 0x40
+#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M6DB 0x54
+#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M6DB 0x68
+#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG 0x15c
+#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG5 0x16c
+#define PCIE_GEN3_QHP_PHY_PCS_TX_RX_CONFIG 0x174
+
+#endif
diff --git a/drivers/phy/qualcomm/phy-qcom-qmp.h b/drivers/phy/qualcomm/phy-qcom-qmp.h
index 9d93ae785b16..59510d927fec 100644
--- a/drivers/phy/qualcomm/phy-qcom-qmp.h
+++ b/drivers/phy/qualcomm/phy-qcom-qmp.h
@@ -35,6 +35,8 @@
#include "phy-qcom-qmp-pcs-usb-v5.h"
#include "phy-qcom-qmp-pcs-ufs-v5.h"
+#include "phy-qcom-qmp-pcie-qhp.h"
+
/* Only for QMP V3 & V4 PHY - DP COM registers */
#define QPHY_V3_DP_COM_PHY_MODE_CTRL 0x00
#define QPHY_V3_DP_COM_SW_RESET 0x04
@@ -152,120 +154,6 @@
#define QSERDES_V4_20_RX_DFE_CTLE_POST_CAL_OFFSET 0x20c
#define QSERDES_V4_20_RX_MARG_COARSE_CTRL2 0x23c
-/* PCIE GEN3 COM registers */
-#define PCIE_GEN3_QHP_COM_SSC_EN_CENTER 0x14
-#define PCIE_GEN3_QHP_COM_SSC_PER1 0x20
-#define PCIE_GEN3_QHP_COM_SSC_PER2 0x24
-#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1 0x28
-#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2 0x2c
-#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1 0x34
-#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1 0x38
-#define PCIE_GEN3_QHP_COM_BIAS_EN_CKBUFLR_EN 0x54
-#define PCIE_GEN3_QHP_COM_CLK_ENABLE1 0x58
-#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0 0x6c
-#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0 0x70
-#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1 0x78
-#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1 0x7c
-#define PCIE_GEN3_QHP_COM_BGV_TRIM 0x98
-#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE0 0xb4
-#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE1 0xb8
-#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0 0xc0
-#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1 0xc4
-#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0 0xcc
-#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1 0xd0
-#define PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL 0xdc
-#define PCIE_GEN3_QHP_COM_RESTRIM_CTRL2 0xf0
-#define PCIE_GEN3_QHP_COM_LOCK_CMP_EN 0xf8
-#define PCIE_GEN3_QHP_COM_DEC_START_MODE0 0x100
-#define PCIE_GEN3_QHP_COM_DEC_START_MODE1 0x108
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0 0x11c
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0 0x120
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0 0x124
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1 0x128
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1 0x12c
-#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1 0x130
-#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0 0x150
-#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1 0x158
-#define PCIE_GEN3_QHP_COM_VCO_TUNE_MAP 0x178
-#define PCIE_GEN3_QHP_COM_BG_CTRL 0x1c8
-#define PCIE_GEN3_QHP_COM_CLK_SELECT 0x1cc
-#define PCIE_GEN3_QHP_COM_HSCLK_SEL1 0x1d0
-#define PCIE_GEN3_QHP_COM_CORECLK_DIV 0x1e0
-#define PCIE_GEN3_QHP_COM_CORE_CLK_EN 0x1e8
-#define PCIE_GEN3_QHP_COM_CMN_CONFIG 0x1f0
-#define PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL 0x1fc
-#define PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1 0x21c
-#define PCIE_GEN3_QHP_COM_CMN_MODE 0x224
-#define PCIE_GEN3_QHP_COM_VREGCLK_DIV1 0x228
-#define PCIE_GEN3_QHP_COM_VREGCLK_DIV2 0x22c
-
-/* PCIE GEN3 QHP Lane registers */
-#define PCIE_GEN3_QHP_L0_DRVR_CTRL0 0xc
-#define PCIE_GEN3_QHP_L0_DRVR_CTRL1 0x10
-#define PCIE_GEN3_QHP_L0_DRVR_CTRL2 0x14
-#define PCIE_GEN3_QHP_L0_DRVR_TAP_EN 0x18
-#define PCIE_GEN3_QHP_L0_TX_BAND_MODE 0x60
-#define PCIE_GEN3_QHP_L0_LANE_MODE 0x64
-#define PCIE_GEN3_QHP_L0_PARALLEL_RATE 0x7c
-#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE0 0xc0
-#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE1 0xc4
-#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE2 0xc8
-#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1 0xd0
-#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2 0xd4
-#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0 0xd8
-#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1 0xdc
-#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2 0xe0
-#define PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE 0xfc
-#define PCIE_GEN3_QHP_L0_CGA_THRESH_DFE 0x100
-#define PCIE_GEN3_QHP_L0_RXENGINE_EN0 0x108
-#define PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME 0x114
-#define PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME 0x118
-#define PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME 0x11c
-#define PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME 0x120
-#define PCIE_GEN3_QHP_L0_VGA_GAIN 0x124
-#define PCIE_GEN3_QHP_L0_DFE_GAIN 0x128
-#define PCIE_GEN3_QHP_L0_EQ_GAIN 0x130
-#define PCIE_GEN3_QHP_L0_OFFSET_GAIN 0x134
-#define PCIE_GEN3_QHP_L0_PRE_GAIN 0x138
-#define PCIE_GEN3_QHP_L0_VGA_INITVAL 0x13c
-#define PCIE_GEN3_QHP_L0_EQ_INTVAL 0x154
-#define PCIE_GEN3_QHP_L0_EDAC_INITVAL 0x160
-#define PCIE_GEN3_QHP_L0_RXEQ_INITB0 0x168
-#define PCIE_GEN3_QHP_L0_RXEQ_INITB1 0x16c
-#define PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1 0x178
-#define PCIE_GEN3_QHP_L0_RXEQ_CTRL 0x180
-#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0 0x184
-#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1 0x188
-#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2 0x18c
-#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0 0x190
-#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1 0x194
-#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2 0x198
-#define PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG 0x19c
-#define PCIE_GEN3_QHP_L0_RX_BAND 0x1a4
-#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0 0x1c0
-#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1 0x1c4
-#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2 0x1c8
-#define PCIE_GEN3_QHP_L0_SIGDET_ENABLES 0x230
-#define PCIE_GEN3_QHP_L0_SIGDET_CNTRL 0x234
-#define PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL 0x238
-#define PCIE_GEN3_QHP_L0_DCC_GAIN 0x2a4
-#define PCIE_GEN3_QHP_L0_RSM_START 0x2a8
-#define PCIE_GEN3_QHP_L0_RX_EN_SIGNAL 0x2ac
-#define PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL 0x2b0
-#define PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0 0x2b8
-#define PCIE_GEN3_QHP_L0_TS0_TIMER 0x2c0
-#define PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE 0x2c4
-#define PCIE_GEN3_QHP_L0_RX_RESETCODE_OFFSET 0x2cc
-
-/* PCIE GEN3 PCS registers */
-#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M3P5DB 0x2c
-#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M3P5DB 0x40
-#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M6DB 0x54
-#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M6DB 0x68
-#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG 0x15c
-#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG5 0x16c
-#define PCIE_GEN3_QHP_PHY_PCS_TX_RX_CONFIG 0x174
-
/* Only for QMP V4_20 PHY - USB/PCIe PCS registers */
#define QPHY_V4_20_PCS_RX_SIGDET_LVL 0x188
#define QPHY_V4_20_PCS_EQ_CONFIG2 0x1d8
--
2.35.1
next prev parent reply other threads:[~2022-06-10 19:10 UTC|newest]
Thread overview: 30+ messages / expand[flat|nested] mbox.gz Atom feed top
2022-06-10 19:08 [RFC PATCH 00/28] phy: qcom-qmp: split register tables Dmitry Baryshkov
2022-06-10 19:08 ` [RFC PATCH 01/28] phy: qcom-qmp: fix the QSERDES_V5_COM_CMN_MODE register Dmitry Baryshkov
2022-06-10 19:08 ` [RFC PATCH 02/28] phy: qcom-qmp-ufs: remove spurious register write in the msm8996 table Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 03/28] phy: qcom-qmp-combo,usb: add support for separate PCS_USB region Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 04/28] phy: qcom-qmp-pcie: split pcs_misc region for ipq6018 pcie gen3 Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 05/28] phy: qcom-qmp: drop special QMP V2 PCIE gen3 defines Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 06/28] phy: qcom-qmp: rename QMP V2 PCS registers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 07/28] phy: qcom-qmp: use QPHY_V4_PCS for ipq6018 PCIe gen3 Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 08/28] phy: qcom-qmp: move QSERDES registers to separate header Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 09/28] phy: qcom-qmp: move QSERDES V3 registers to separate headers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 10/28] phy: qcom-qmp: move QSERDES V4 " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 11/28] phy: qcom-qmp: move QSERDES V5 " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 12/28] phy: qcom-qmp: move QSERDES PLL registers to separate header Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 13/28] phy: qcom-qmp: move PCS V2 " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 14/28] phy: qcom-qmp: move PCS V3 registers to separate headers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 15/28] phy: qcom-qmp: move PCS V4 " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 16/28] phy: qcom-qmp: move PCS V5 " Dmitry Baryshkov
2022-06-10 19:09 ` Dmitry Baryshkov [this message]
2022-06-10 19:09 ` [RFC PATCH 18/28] phy: qcom-qmp: split allegedly 4.20 and 5.20 TX/RX registers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 19/28] phy: qcom-qmp: split allegedly 4.20 and 5.20 PCS registers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 20/28] phy: qcom-qmp: split PCS_UFS V3 symbols to separate header Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 21/28] phy: qcom-qmp: qserdes-com: add missing registers Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 22/28] phy: qcom-qmp: qserdes-com-v3: " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 23/28] phy: qcom-qmp: qserdes-com-v4: " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 24/28] phy: qcom-qmp: qserdes-com-v5: " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 25/28] phy: qcom-qmp: pcs-v3: " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 26/28] phy: qcom-qmp: pcs-pcie-v4: " Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 27/28] phy: qcom-qmp-usb: replace FLL layout writes for msm8996 Dmitry Baryshkov
2022-06-10 19:09 ` [RFC PATCH 28/28] phy: qcom-qmp-usb: define QPHY_V2_PCS_PLL_LOCK_CHK_DLY_TIME register Dmitry Baryshkov
2022-07-05 7:05 ` [RFC PATCH 00/28] phy: qcom-qmp: split register tables Vinod Koul
Reply instructions:
You may reply publicly to this message via plain-text email
using any one of the following methods:
* Save the following mbox file, import it into your mail client,
and reply-to-all from there: mbox
Avoid top-posting and favor interleaved quoting:
https://en.wikipedia.org/wiki/Posting_style#Interleaved_style
* Reply using the --to, --cc, and --in-reply-to
switches of git-send-email(1):
git send-email \
--in-reply-to=20220610190925.3670081-18-dmitry.baryshkov@linaro.org \
--to=dmitry.baryshkov@linaro.org \
--cc=agross@kernel.org \
--cc=bjorn.andersson@linaro.org \
--cc=johan@kernel.org \
--cc=kishon@ti.com \
--cc=linux-arm-msm@vger.kernel.org \
--cc=linux-phy@lists.infradead.org \
--cc=p.zabel@pengutronix.de \
--cc=vkoul@kernel.org \
/path/to/YOUR_REPLY
https://kernel.org/pub/software/scm/git/docs/git-send-email.html
* If your mail client supports setting the In-Reply-To header
via mailto: links, try the mailto: link
Be sure your reply has a Subject: header at the top and a blank line
before the message body.
This is a public inbox, see mirroring instructions
for how to clone and mirror all data and code used for this inbox;
as well as URLs for NNTP newsgroup(s).