[PATCH 3/9] NetXen 1G/10G ethernet driver patch with corrections

["Linsys Contractor Amit S. Kale" <amitkale@unminc.com>]

2006-06-07 Amit S. Kale <amitkale@unminc.com>
 	* Add a header file containing netxen registers info

diff -Naru linux-2.6.16.20.orig/drivers/net/netxen/netxen_nic_hdr.h linux-2.6.16.20/drivers/net/netxen/netxen_nic_hdr.h
--- linux-2.6.16.20.orig/drivers/net/netxen/netxen_nic_hdr.h	1969-12-31 16:00:00.000000000 -0800
+++ linux-2.6.16.20/drivers/net/netxen/netxen_nic_hdr.h	2006-06-06 06:58:11.000000000 -0700
@@ -0,0 +1,684 @@
+/*
+ * Copyright (C) 2003 - 2006 NetXen, Inc.
+ * All rights reserved.
+ * 
+ * This program is free software; you can redistribute it and/or
+ * modify it under the terms of the GNU General Public License
+ * as published by the Free Software Foundation; either version 2
+ * of the License, or (at your option) any later version.
+ * 
+ * This program is distributed in the hope that it will be useful, but
+ * WITHOUT ANY WARRANTY; without even the implied warranty of
+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
+ * GNU General Public License for more details.
+ * 
+ * You should have received a copy of the GNU General Public License
+ * along with this program; if not, write to the Free Software
+ * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
+ * MA  02111-1307, USA.
+ * 
+ * The full GNU General Public License is included in this distribution
+ * in the file called LICENSE.
+ * 
+ * Contact Information:
+ *    info@netxen.com
+ * NetXen,
+ * 3965 Freedom Circle, Fourth floor,
+ * Santa Clara, CA 95054
+ */
+
+#ifndef __NETXEN_NIC_HDR_H_
+#define __NETXEN_NIC_HDR_H_
+
+#include <linux/module.h>
+#include <linux/kernel.h>
+#include <linux/config.h>
+#include <linux/version.h>
+
+#include <asm/semaphore.h>
+#include <linux/spinlock.h>
+#include <asm/irq.h>
+#include <linux/init.h>
+#include <linux/errno.h>
+#include <linux/pci.h>
+#include <linux/types.h>
+#include <asm/uaccess.h>
+#include <asm/string.h>		/* for memset */
+
+extern struct netxen_adapter *g_adapter;
+
+/*
+ * The basic unit of access when reading/writing control registers.
+ */
+
+typedef u32 netxen_crbword_t;	/* single word in CRB space */
+
+#define NETXEN_HW_H0_CH_HUB_ADR	0x05
+#define NETXEN_HW_H1_CH_HUB_ADR	0x0E
+#define NETXEN_HW_H2_CH_HUB_ADR	0x03
+#define NETXEN_HW_H3_CH_HUB_ADR	0x01
+#define NETXEN_HW_H4_CH_HUB_ADR	0x06
+#define NETXEN_HW_H5_CH_HUB_ADR	0x07
+#define NETXEN_HW_H6_CH_HUB_ADR	0x08
+
+/*  Hub 0 */
+#define NETXEN_HW_MN_CRB_AGT_ADR	0x15
+#define NETXEN_HW_MS_CRB_AGT_ADR	0x25
+
+/*  Hub 1 */
+#define NETXEN_HW_PS_CRB_AGT_ADR	0x73
+#define NETXEN_HW_SS_CRB_AGT_ADR	0x20
+#define NETXEN_HW_RPMX3_CRB_AGT_ADR	0x0b
+#define NETXEN_HW_QMS_CRB_AGT_ADR	0x00
+#define NETXEN_HW_SQGS0_CRB_AGT_ADR	0x01
+#define NETXEN_HW_SQGS1_CRB_AGT_ADR	0x02
+#define NETXEN_HW_SQGS2_CRB_AGT_ADR	0x03
+#define NETXEN_HW_SQGS3_CRB_AGT_ADR	0x04
+#define NETXEN_HW_C2C0_CRB_AGT_ADR	0x58
+#define NETXEN_HW_C2C1_CRB_AGT_ADR	0x59
+#define NETXEN_HW_C2C2_CRB_AGT_ADR	0x5a
+#define NETXEN_HW_RPMX2_CRB_AGT_ADR	0x0a
+#define NETXEN_HW_RPMX4_CRB_AGT_ADR	0x0c
+#define NETXEN_HW_RPMX7_CRB_AGT_ADR	0x0f
+#define NETXEN_HW_RPMX9_CRB_AGT_ADR	0x12
+#define NETXEN_HW_SMB_CRB_AGT_ADR	0x18
+
+/*  Hub 2 */
+#define NETXEN_HW_NIU_CRB_AGT_ADR	0x31
+#define NETXEN_HW_I2C0_CRB_AGT_ADR	0x19
+#define NETXEN_HW_I2C1_CRB_AGT_ADR	0x29
+
+#define NETXEN_HW_SN_CRB_AGT_ADR	0x10
+#define NETXEN_HW_I2Q_CRB_AGT_ADR	0x20
+#define NETXEN_HW_LPC_CRB_AGT_ADR	0x22
+#define NETXEN_HW_ROMUSB_CRB_AGT_ADR	0x21
+#define NETXEN_HW_QM_CRB_AGT_ADR	0x66
+#define NETXEN_HW_SQG0_CRB_AGT_ADR	0x60
+#define NETXEN_HW_SQG1_CRB_AGT_ADR	0x61
+#define NETXEN_HW_SQG2_CRB_AGT_ADR	0x62
+#define NETXEN_HW_SQG3_CRB_AGT_ADR	0x63
+#define NETXEN_HW_RPMX1_CRB_AGT_ADR	0x09
+#define NETXEN_HW_RPMX5_CRB_AGT_ADR	0x0d
+#define NETXEN_HW_RPMX6_CRB_AGT_ADR	0x0e
+#define NETXEN_HW_RPMX8_CRB_AGT_ADR	0x11
+
+/*  Hub 3 */
+#define NETXEN_HW_PH_CRB_AGT_ADR	0x1A
+#define NETXEN_HW_SRE_CRB_AGT_ADR	0x50
+#define NETXEN_HW_EG_CRB_AGT_ADR	0x51
+#define NETXEN_HW_RPMX0_CRB_AGT_ADR	0x08
+
+/*  Hub 4 */
+#define NETXEN_HW_PEGN0_CRB_AGT_ADR	0x40
+#define NETXEN_HW_PEGN1_CRB_AGT_ADR	0x41
+#define NETXEN_HW_PEGN2_CRB_AGT_ADR	0x42
+#define NETXEN_HW_PEGN3_CRB_AGT_ADR	0x43
+#define NETXEN_HW_PEGNI_CRB_AGT_ADR	0x44
+#define NETXEN_HW_PEGND_CRB_AGT_ADR	0x45
+#define NETXEN_HW_PEGNC_CRB_AGT_ADR	0x46
+#define NETXEN_HW_PEGR0_CRB_AGT_ADR	0x47
+#define NETXEN_HW_PEGR1_CRB_AGT_ADR	0x48
+#define NETXEN_HW_PEGR2_CRB_AGT_ADR	0x49
+#define NETXEN_HW_PEGR3_CRB_AGT_ADR	0x4a
+
+/*  Hub 5 */
+#define NETXEN_HW_PEGS0_CRB_AGT_ADR	0x40
+#define NETXEN_HW_PEGS1_CRB_AGT_ADR	0x41
+#define NETXEN_HW_PEGS2_CRB_AGT_ADR	0x42
+#define NETXEN_HW_PEGS3_CRB_AGT_ADR	0x43
+#define NETXEN_HW_PEGSI_CRB_AGT_ADR	0x44
+#define NETXEN_HW_PEGSD_CRB_AGT_ADR	0x45
+#define NETXEN_HW_PEGSC_CRB_AGT_ADR	0x46
+
+/*  Hub 6 */
+#define NETXEN_HW_CAS0_CRB_AGT_ADR	0x46
+#define NETXEN_HW_CAS1_CRB_AGT_ADR	0x47
+#define NETXEN_HW_CAS2_CRB_AGT_ADR	0x48
+#define NETXEN_HW_CAS3_CRB_AGT_ADR	0x49
+#define NETXEN_HW_NCM_CRB_AGT_ADR	0x16
+#define NETXEN_HW_TMR_CRB_AGT_ADR	0x17
+#define NETXEN_HW_XDMA_CRB_AGT_ADR	0x05
+#define NETXEN_HW_OCM0_CRB_AGT_ADR	0x06
+#define NETXEN_HW_OCM1_CRB_AGT_ADR	0x07
+
+/*  Floaters - non existent modules */
+#define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR	0x67
+
+/*  This field defines PCI/X adr [25:20] of agents on the CRB */
+#define NETXEN_HW_PX_MAP_CRB_PH		0
+#define NETXEN_HW_PX_MAP_CRB_PS		1
+#define NETXEN_HW_PX_MAP_CRB_MN		2
+#define NETXEN_HW_PX_MAP_CRB_MS		3
+#define NETXEN_HW_PX_MAP_CRB_SRE	5
+#define NETXEN_HW_PX_MAP_CRB_NIU	6
+#define NETXEN_HW_PX_MAP_CRB_QMN	7
+#define NETXEN_HW_PX_MAP_CRB_SQN0	8
+#define NETXEN_HW_PX_MAP_CRB_SQN1	9
+#define NETXEN_HW_PX_MAP_CRB_SQN2	10
+#define NETXEN_HW_PX_MAP_CRB_SQN3	11
+#define NETXEN_HW_PX_MAP_CRB_QMS	12
+#define NETXEN_HW_PX_MAP_CRB_SQS0	13
+#define NETXEN_HW_PX_MAP_CRB_SQS1	14
+#define NETXEN_HW_PX_MAP_CRB_SQS2	15
+#define NETXEN_HW_PX_MAP_CRB_SQS3	16
+#define NETXEN_HW_PX_MAP_CRB_PGN0	17
+#define NETXEN_HW_PX_MAP_CRB_PGN1	18
+#define NETXEN_HW_PX_MAP_CRB_PGN2	19
+#define NETXEN_HW_PX_MAP_CRB_PGN3	20
+#define NETXEN_HW_PX_MAP_CRB_PGND	21
+#define NETXEN_HW_PX_MAP_CRB_PGNI	22
+#define NETXEN_HW_PX_MAP_CRB_PGS0	23
+#define NETXEN_HW_PX_MAP_CRB_PGS1	24
+#define NETXEN_HW_PX_MAP_CRB_PGS2	25
+#define NETXEN_HW_PX_MAP_CRB_PGS3	26
+#define NETXEN_HW_PX_MAP_CRB_PGSD	27
+#define NETXEN_HW_PX_MAP_CRB_PGSI	28
+#define NETXEN_HW_PX_MAP_CRB_SN		29
+#define NETXEN_HW_PX_MAP_CRB_EG		31
+#define NETXEN_HW_PX_MAP_CRB_PH2	32
+#define NETXEN_HW_PX_MAP_CRB_PS2	33
+#define NETXEN_HW_PX_MAP_CRB_CAM	34
+#define NETXEN_HW_PX_MAP_CRB_CAS0	35
+#define NETXEN_HW_PX_MAP_CRB_CAS1	36
+#define NETXEN_HW_PX_MAP_CRB_CAS2	37
+#define NETXEN_HW_PX_MAP_CRB_C2C0	38
+#define NETXEN_HW_PX_MAP_CRB_C2C1	39
+#define NETXEN_HW_PX_MAP_CRB_TIMR	40
+#define NETXEN_HW_PX_MAP_CRB_RPMX1	42
+#define NETXEN_HW_PX_MAP_CRB_RPMX2	43
+#define NETXEN_HW_PX_MAP_CRB_RPMX3	44
+#define NETXEN_HW_PX_MAP_CRB_RPMX4	45
+#define NETXEN_HW_PX_MAP_CRB_RPMX5	46
+#define NETXEN_HW_PX_MAP_CRB_RPMX6	47
+#define NETXEN_HW_PX_MAP_CRB_RPMX7	48
+#define NETXEN_HW_PX_MAP_CRB_XDMA	49
+#define NETXEN_HW_PX_MAP_CRB_I2Q	50
+#define NETXEN_HW_PX_MAP_CRB_ROMUSB	51
+#define NETXEN_HW_PX_MAP_CRB_CAS3	52
+#define NETXEN_HW_PX_MAP_CRB_RPMX0	53
+#define NETXEN_HW_PX_MAP_CRB_RPMX8	54
+#define NETXEN_HW_PX_MAP_CRB_RPMX9	55
+#define NETXEN_HW_PX_MAP_CRB_OCM0	56
+#define NETXEN_HW_PX_MAP_CRB_OCM1	57
+#define NETXEN_HW_PX_MAP_CRB_SMB	58
+#define NETXEN_HW_PX_MAP_CRB_I2C0	59
+#define NETXEN_HW_PX_MAP_CRB_I2C1	60
+#define NETXEN_HW_PX_MAP_CRB_LPC	61
+#define NETXEN_HW_PX_MAP_CRB_PGNC	62
+#define NETXEN_HW_PX_MAP_CRB_PGR0	63
+#define NETXEN_HW_PX_MAP_CRB_PGR1	4
+#define NETXEN_HW_PX_MAP_CRB_PGR2	30
+#define NETXEN_HW_PX_MAP_CRB_PGR3	41
+
+/*  This field defines CRB adr [31:20] of the agents */
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_MN	\
+	((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PH	\
+	((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_MS	\
+	((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PS	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SS	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_QMS	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SMB	\
+	((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_NIU	\
+	((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0	\
+	((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1	\
+	((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SRE	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_EG	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_QMN	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3	\
+	((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGND	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3	\
+	((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC	\
+	((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR)
+
+#define NETXEN_HW_CRB_HUB_AGT_ADR_CAM	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_SN	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR)
+#define NETXEN_HW_CRB_HUB_AGT_ADR_LPC	\
+	((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR)
+
+/* ------------------------------------------------------------------------ */
+/*  NCM IMBus Port Tag Defines */
+/* ------------------------------------------------------------------------ */
+#define NETXEN_HW_PH_CAM_TAG	0x3
+#define NETXEN_HW_CAS_CAM_TAG	0x4
+#define NETXEN_HW_PS_CAM_TAG	0x5
+#define NETXEN_HW_PEGN0_CAM_TAG	0x6
+#define NETXEN_HW_PEGN1_CAM_TAG	0x7
+#define NETXEN_HW_PEGN2_CAM_TAG	0x9
+#define NETXEN_HW_PEGN3_CAM_TAG	0xa
+#define NETXEN_HW_PEGS0_CAM_TAG	0xb
+#define NETXEN_HW_PEGS1_CAM_TAG	0xc
+#define NETXEN_HW_PEGS2_CAM_TAG	0xd
+#define NETXEN_HW_PEGS3_CAM_TAG	0xe
+
+/* ------------------------------------------------------------------------ */
+/*  Network QM IMBus Port Tag Defines */
+/* ------------------------------------------------------------------------ */
+#define NETXEN_HW_EG_QM_REQ_TAG		0x4
+#define NETXEN_HW_PEGN0_QM_REQ_TAG	0x5
+#define NETXEN_HW_PEGN1_QM_REQ_TAG	0x6
+#define NETXEN_HW_PEGN2_QM_REQ_TAG	0x7
+#define NETXEN_HW_PEGN3_QM_REQ_TAG	0xE
+#define NETXEN_HW_I2Q_QM_REQ_TAG	0x8
+#define NETXEN_HW_PS_DMA_QMN_REQ_TAG	0x9
+#define NETXEN_HW_PS_QMN_REQ_TAG	0xA
+#define NETXEN_HW_XDMA_QMN_REQ_TAG	0xB
+#define NETXEN_HW_PCIX_QM_REQ_TAG	0xC
+#define NETXEN_HW_CAS_QMN_REQ_TAG	0xD
+#define NETXEN_HW_TMR_QMN_REQ_TAG	0xF
+#define NETXEN_HW_QMS_QMN_REQ_TAG	0xB
+#define NETXEN_HW_C2C0_QM_REQ_TAG	0x9
+
+/* ------------------------------------------------------------------------ */
+/*  Storage QM IMBus Port Tag Defines */
+/* ------------------------------------------------------------------------ */
+#define NETXEN_HW_PEGS0_QMS_REQ_TAG	0x0
+#define NETXEN_HW_PEGS1_QMS_REQ_TAG	0x1
+#define NETXEN_HW_PEGS2_QMS_REQ_TAG	0x2
+#define NETXEN_HW_PEGS3_QMS_REQ_TAG	0xf
+#define NETXEN_HW_C2C1_QMS_REQ_TAG	0x4
+#define NETXEN_HW_PS_QMS_REQ_TAG	0x5
+#define NETXEN_HW_PH_QMS_REQ_TAG	0x6
+#define NETXEN_HW_XDMA_QMS_REQ_TAG	0x9
+#define NETXEN_HW_QMN_QMS_REQ_TAG	0xE
+
+/* ------------------------------------------------------------------------ */
+/*  OCM0 IMBus Port Tag Defines */
+/* ------------------------------------------------------------------------ */
+#define NETXEN_HW_MN_OCM0_PORT_TAG	0x00
+#define NETXEN_HW_SN_OCM0_PORT_TAG	0x01
+#define NETXEN_HW_P2D0_OCM0_PORT_TAG	0x02
+#define NETXEN_HW_P2D1_OCM0_PORT_TAG	0x03
+#define NETXEN_HW_XDMA_OCM0_PORT_TAG	0x04
+
+/* ------------------------------------------------------------------------ */
+/*  OCM0 IMBus Port Tag Defines */
+/* ------------------------------------------------------------------------ */
+#define NETXEN_HW_MN_OCM1_PORT_TAG	0x00
+#define NETXEN_HW_SN_OCM1_PORT_TAG	0x01
+#define NETXEN_HW_P2D0_OCM1_PORT_TAG	0x02
+#define NETXEN_HW_P2D1_OCM1_PORT_TAG	0x03
+#define NETXEN_HW_XDMA_OCM1_PORT_TAG	0x04
+
+/*  Q SubAgent Field for Locking */
+
+#define NETXEN_HW_NPEG0_VPEG0_SUB_AGNT	0x0
+#define NETXEN_HW_NPEG0_VPEG1_SUB_AGNT	0x1
+#define NETXEN_HW_NPEG1_VPEG0_SUB_AGNT	0x2
+#define NETXEN_HW_NPEG1_VPEG1_SUB_AGNT	0x3
+#define NETXEN_HW_NPEG2_VPEG0_SUB_AGNT	0x4
+#define NETXEN_HW_NPEG2_VPEG1_SUB_AGNT	0x5
+#define NETXEN_HW_CAS_SUB_AGNT		0x6
+#define NETXEN_HW_PCI_SUB_AGNT		0x7
+#define NETXEN_HW_SPEG0_VPEG0_SUB_AGNT	0x8
+#define NETXEN_HW_SPEG0_VPEG1_SUB_AGNT	0x9
+#define NETXEN_HW_SPEG1_VPEG0_SUB_AGNT	0xa
+#define NETXEN_HW_SPEG1_VPEG1_SUB_AGNT	0xb
+#define NETXEN_HW_SPEG2_VPEG0_SUB_AGNT	0xc
+#define NETXEN_HW_SPEG2_VPEG1_SUB_AGNT	0xd
+
+/*
+ * MAX_RCV_CTX : The number of receive contexts that are available on
+ * the phantom.
+ */
+#define MAX_RCV_CTX		1
+
+#define NETXEN_SRE_INT_STATUS		(NETXEN_CRB_SRE + 0x00034)
+#define NETXEN_SRE_PBI_ACTIVE_STATUS	(NETXEN_CRB_SRE + 0x01014)
+#define NETXEN_SRE_L1RE_CTL		(NETXEN_CRB_SRE + 0x03000)
+#define NETXEN_SRE_L2RE_CTL		(NETXEN_CRB_SRE + 0x05000)
+#define NETXEN_SRE_BUF_CTL		(NETXEN_CRB_SRE + 0x01000)
+
+#define	NETXEN_DMA_BASE(U)	(NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
+#define	NETXEN_DMA_COMMAND(U)	(NETXEN_DMA_BASE(U) + 0x00008)
+
+#define NETXEN_I2Q_CLR_PCI_HI	(NETXEN_CRB_I2Q + 0x00034)
+
+#define PEG_NETWORK_BASE(N)	(NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20))
+#define CRB_REG_EX_PC		0x3c
+
+#define ROMUSB_GLB	(NETXEN_CRB_ROMUSB + 0x00000)
+#define ROMUSB_ROM	(NETXEN_CRB_ROMUSB + 0x10000)
+
+#define NETXEN_ROMUSB_GLB_STATUS	(ROMUSB_GLB + 0x0004)
+#define NETXEN_ROMUSB_GLB_SW_RESET	(ROMUSB_GLB + 0x0008)
+#define NETXEN_ROMUSB_GLB_PAD_GPIO_I	(ROMUSB_GLB + 0x000c)
+#define NETXEN_ROMUSB_GLB_CAS_RST	(ROMUSB_GLB + 0x0038)
+#define NETXEN_ROMUSB_GLB_TEST_MUX_SEL	(ROMUSB_GLB + 0x0044)
+#define NETXEN_ROMUSB_GLB_PEGTUNE_DONE	(ROMUSB_GLB + 0x005c)
+#define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL	(ROMUSB_GLB + 0x00A8)
+
+#define NETXEN_ROMUSB_GPIO(n)		(ROMUSB_GLB + 0x60 + (4 * (n)))
+
+#define NETXEN_ROMUSB_ROM_INSTR_OPCODE	(ROMUSB_ROM + 0x0004)
+#define NETXEN_ROMUSB_ROM_ADDRESS	(ROMUSB_ROM + 0x0008)
+#define NETXEN_ROMUSB_ROM_ABYTE_CNT	(ROMUSB_ROM + 0x0010)
+#define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
+#define NETXEN_ROMUSB_ROM_RDATA		(ROMUSB_ROM + 0x0018)
+
+/* Lock IDs for ROM lock */
+#define ROM_LOCK_DRIVER	0x0d417340
+
+#define NETXEN_PCI_CRB_WINDOWSIZE	0x00100000	/* all are 1MB windows */
+#define NETXEN_PCI_CRB_WINDOW(A)	\
+	(NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE)
+
+#define NETXEN_CRB_NIU		NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU)
+#define NETXEN_CRB_SRE		NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE)
+#define NETXEN_CRB_ROMUSB	\
+	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB)
+#define NETXEN_CRB_I2Q		NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q)
+#define NETXEN_CRB_MAX		NETXEN_PCI_CRB_WINDOW(64)
+
+#define NETXEN_CRB_PCIX_HOST	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH)
+#define NETXEN_CRB_PCIX_HOST2	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2)
+#define NETXEN_CRB_PEG_NET_0	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0)
+#define NETXEN_CRB_PEG_NET_1	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1)
+#define NETXEN_CRB_PEG_NET_2	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2)
+#define NETXEN_CRB_PEG_NET_3	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3)
+#define NETXEN_CRB_PEG_NET_D	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND)
+#define NETXEN_CRB_PEG_NET_I	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI)
+#define NETXEN_CRB_DDR_NET	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN)
+
+#define NETXEN_CRB_PCIX_MD	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS)
+#define NETXEN_CRB_PCIE		NETXEN_CRB_PCIX_MD
+
+#define ISR_INT_VECTOR		(NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR))
+#define ISR_INT_MASK		(NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
+#define ISR_INT_MASK_SLOW	(NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
+#define ISR_INT_TARGET_STATUS	(NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS))
+#define ISR_INT_TARGET_MASK	(NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK))
+
+#define NETXEN_PCI_MAPSIZE	128
+#define NETXEN_PCI_DDR_NET	(unsigned long)0x00000000
+#define NETXEN_PCI_QDR_NET	(unsigned long)0x04000000
+#define NETXEN_PCI_DIRECT_CRB	(unsigned long)0x04400000
+#define NETXEN_PCI_CAMQM_MAX	(unsigned long)0x04ffffff
+#define NETXEN_PCI_OCM0		(unsigned long)0x05000000
+#define NETXEN_PCI_OCM0_MAX	(unsigned long)0x050fffff
+#define NETXEN_PCI_OCM1		(unsigned long)0x05100000
+#define NETXEN_PCI_OCM1_MAX	(unsigned long)0x051fffff
+#define NETXEN_PCI_CRBSPACE	(unsigned long)0x06000000
+
+#define NETXEN_CRB_CAM	NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM)
+
+#define NETXEN_ADDR_DDR_NET	(0x0000000000000000ULL)
+#define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
+#define NETXEN_ADDR_OCM0	(0x0000000200000000ULL)
+#define NETXEN_ADDR_OCM0_MAX	(0x00000002000fffffULL)
+#define NETXEN_ADDR_OCM1	(0x0000000200400000ULL)
+#define NETXEN_ADDR_OCM1_MAX	(0x00000002004fffffULL)
+#define NETXEN_ADDR_QDR_NET	(0x0000000300000000ULL)
+#define NETXEN_ADDR_QDR_NET_MAX (0x00000003003fffffULL)
+
+	/* 200ms delay in each loop */
+#define	NETXEN_NIU_PHY_WAITLEN		200000
+	/* 10 seconds before we give up */
+#define	NETXEN_NIU_PHY_WAITMAX		50
+#define	NETXEN_NIU_MAX_GBE_PORTS	4
+
+#define	NETXEN_NIU_MODE			(NETXEN_CRB_NIU + 0x00000)
+
+#define	NETXEN_NIU_XG_SINGLE_TERM	(NETXEN_CRB_NIU + 0x00004)
+#define	NETXEN_NIU_XG_DRIVE_HI		(NETXEN_CRB_NIU + 0x00008)
+#define	NETXEN_NIU_XG_DRIVE_LO		(NETXEN_CRB_NIU + 0x0000c)
+#define	NETXEN_NIU_XG_DTX		(NETXEN_CRB_NIU + 0x00010)
+#define	NETXEN_NIU_XG_DEQ		(NETXEN_CRB_NIU + 0x00014)
+#define	NETXEN_NIU_XG_WORD_ALIGN	(NETXEN_CRB_NIU + 0x00018)
+#define	NETXEN_NIU_XG_RESET		(NETXEN_CRB_NIU + 0x0001c)
+#define	NETXEN_NIU_XG_POWER_DOWN	(NETXEN_CRB_NIU + 0x00020)
+#define	NETXEN_NIU_XG_RESET_PLL		(NETXEN_CRB_NIU + 0x00024)
+#define	NETXEN_NIU_XG_SERDES_LOOPBACK	(NETXEN_CRB_NIU + 0x00028)
+#define	NETXEN_NIU_XG_DO_BYTE_ALIGN	(NETXEN_CRB_NIU + 0x0002c)
+#define	NETXEN_NIU_XG_TX_ENABLE		(NETXEN_CRB_NIU + 0x00030)
+#define	NETXEN_NIU_XG_RX_ENABLE		(NETXEN_CRB_NIU + 0x00034)
+#define	NETXEN_NIU_XG_STATUS		(NETXEN_CRB_NIU + 0x00038)
+#define	NETXEN_NIU_XG_PAUSE_THRESHOLD	(NETXEN_CRB_NIU + 0x0003c)
+#define	NETXEN_NIU_INT_MASK		(NETXEN_CRB_NIU + 0x00040)
+#define	NETXEN_NIU_ACTIVE_INT		(NETXEN_CRB_NIU + 0x00044)
+#define	NETXEN_NIU_MASKABLE_INT		(NETXEN_CRB_NIU + 0x00048)
+
+#define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER	(NETXEN_CRB_NIU + 0x0004c)
+
+#define	NETXEN_NIU_GB_SERDES_RESET	(NETXEN_CRB_NIU + 0x00050)
+#define	NETXEN_NIU_GB0_GMII_MODE	(NETXEN_CRB_NIU + 0x00054)
+#define	NETXEN_NIU_GB0_MII_MODE		(NETXEN_CRB_NIU + 0x00058)
+#define	NETXEN_NIU_GB1_GMII_MODE	(NETXEN_CRB_NIU + 0x0005c)
+#define	NETXEN_NIU_GB1_MII_MODE		(NETXEN_CRB_NIU + 0x00060)
+#define	NETXEN_NIU_GB2_GMII_MODE	(NETXEN_CRB_NIU + 0x00064)
+#define	NETXEN_NIU_GB2_MII_MODE		(NETXEN_CRB_NIU + 0x00068)
+#define	NETXEN_NIU_GB3_GMII_MODE	(NETXEN_CRB_NIU + 0x0006c)
+#define	NETXEN_NIU_GB3_MII_MODE		(NETXEN_CRB_NIU + 0x00070)
+#define	NETXEN_NIU_REMOTE_LOOPBACK	(NETXEN_CRB_NIU + 0x00074)
+#define	NETXEN_NIU_GB0_HALF_DUPLEX	(NETXEN_CRB_NIU + 0x00078)
+#define	NETXEN_NIU_GB1_HALF_DUPLEX	(NETXEN_CRB_NIU + 0x0007c)
+#define	NETXEN_NIU_RESET_SYS_FIFOS	(NETXEN_CRB_NIU + 0x00088)
+#define	NETXEN_NIU_GB_CRC_DROP		(NETXEN_CRB_NIU + 0x0008c)
+#define	NETXEN_NIU_GB_DROP_WRONGADDR	(NETXEN_CRB_NIU + 0x00090)
+#define	NETXEN_NIU_TEST_MUX_CTL		(NETXEN_CRB_NIU + 0x00094)
+#define	NETXEN_NIU_XG_PAUSE_CTL		(NETXEN_CRB_NIU + 0x00098)
+#define	NETXEN_NIU_XG_PAUSE_LEVEL	(NETXEN_CRB_NIU + 0x000dc)
+#define	NETXEN_NIU_XG_SEL		(NETXEN_CRB_NIU + 0x00128)
+
+#define	NETXEN_NIU_GB_MAC_CONFIG_0(I)		\
+	(NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MAC_CONFIG_1(I)		\
+	(NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MAC_IPG_IFG(I)		\
+	(NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
+#define	NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I)	\
+	(NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
+#define	NETXEN_NIU_GB_MAX_FRAME_SIZE(I)		\
+	(NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
+#define	NETXEN_NIU_GB_TEST_REG(I)		\
+	(NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_CONFIG(I)	\
+	(NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_COMMAND(I)	\
+	(NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_ADDR(I)		\
+	(NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_CTRL(I)		\
+	(NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_STATUS(I)	\
+	(NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
+#define	NETXEN_NIU_GB_MII_MGMT_INDICATE(I)	\
+	(NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
+#define	NETXEN_NIU_GB_INTERFACE_CTRL(I)		\
+	(NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
+#define	NETXEN_NIU_GB_INTERFACE_STATUS(I)	\
+	(NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
+#define	NETXEN_NIU_GB_STATION_ADDR_0(I)		\
+	(NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
+#define	NETXEN_NIU_GB_STATION_ADDR_1(I)		\
+	(NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
+
+#define	NETXEN_NIU_XGE_CONFIG_0			(NETXEN_CRB_NIU + 0x70000)
+#define	NETXEN_NIU_XGE_CONFIG_1			(NETXEN_CRB_NIU + 0x70004)
+#define	NETXEN_NIU_XGE_IPG			(NETXEN_CRB_NIU + 0x70008)
+#define	NETXEN_NIU_XGE_STATION_ADDR_0_HI	(NETXEN_CRB_NIU + 0x7000c)
+#define	NETXEN_NIU_XGE_STATION_ADDR_0_1		(NETXEN_CRB_NIU + 0x70010)
+#define	NETXEN_NIU_XGE_STATION_ADDR_1_LO	(NETXEN_CRB_NIU + 0x70014)
+#define	NETXEN_NIU_XGE_STATUS			(NETXEN_CRB_NIU + 0x70018)
+#define	NETXEN_NIU_XGE_MAX_FRAME_SIZE		(NETXEN_CRB_NIU + 0x7001c)
+#define	NETXEN_NIU_XGE_PAUSE_FRAME_VALUE	(NETXEN_CRB_NIU + 0x70020)
+#define	NETXEN_NIU_XGE_TX_BYTE_CNT		(NETXEN_CRB_NIU + 0x70024)
+#define	NETXEN_NIU_XGE_TX_FRAME_CNT		(NETXEN_CRB_NIU + 0x70028)
+#define	NETXEN_NIU_XGE_RX_BYTE_CNT		(NETXEN_CRB_NIU + 0x7002c)
+#define	NETXEN_NIU_XGE_RX_FRAME_CNT		(NETXEN_CRB_NIU + 0x70030)
+#define	NETXEN_NIU_XGE_AGGR_ERROR_CNT		(NETXEN_CRB_NIU + 0x70034)
+#define	NETXEN_NIU_XGE_MULTICAST_FRAME_CNT 	(NETXEN_CRB_NIU + 0x70038)
+#define	NETXEN_NIU_XGE_UNICAST_FRAME_CNT	(NETXEN_CRB_NIU + 0x7003c)
+#define	NETXEN_NIU_XGE_CRC_ERROR_CNT		(NETXEN_CRB_NIU + 0x70040)
+#define	NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR	(NETXEN_CRB_NIU + 0x70044)
+#define	NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR	(NETXEN_CRB_NIU + 0x70048)
+#define	NETXEN_NIU_XGE_LOCAL_ERROR_CNT		(NETXEN_CRB_NIU + 0x7004c)
+#define	NETXEN_NIU_XGE_REMOTE_ERROR_CNT		(NETXEN_CRB_NIU + 0x70050)
+#define	NETXEN_NIU_XGE_CONTROL_CHAR_CNT		(NETXEN_CRB_NIU + 0x70054)
+#define	NETXEN_NIU_XGE_PAUSE_FRAME_CNT		(NETXEN_CRB_NIU + 0x70058)
+
+/* XG Link status */
+#define XG_LINK_UP	0x10
+#define XG_LINK_DOWN	0x20
+
+#define NETXEN_CAM_RAM_BASE	(NETXEN_CRB_CAM + 0x02000)
+#define NETXEN_CAM_RAM(reg)	(NETXEN_CAM_RAM_BASE + (reg))
+#define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
+#define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
+#define NETXEN_FW_VERSION_SUB	(NETXEN_CAM_RAM(0x158))
+#define NETXEN_ROM_LOCK_ID	(NETXEN_CAM_RAM(0x100))
+
+/*
+ * CRB window register.
+ */
+struct netxen_pcix_crb_window {
+	netxen_crbword_t rsvd1:25, addrbit:1,	/* bit 25 of CRB address */
+	 rsvd2:6;
+};
+
+#define PCIX_PS_OP_ADDR_LO	(0x10000) /* Used for PS PCI Memory access */
+#define PCIX_PS_OP_ADDR_HI	(0x10004) /*   via CRB  (PS side only)     */
+
+#define PCIX_INT_VECTOR		(0x10100)
+#define PCIX_INT_MASK		(0x10104)
+
+#define PCIX_MN_WINDOW		(0x10200)
+#define PCIX_MS_WINDOW		(0x10204)
+#define PCIX_SN_WINDOW		(0x10208)
+#define PCIX_CRB_WINDOW		(0x10210)
+
+#define PCIX_TARGET_STATUS	(0x10118)
+#define PCIX_TARGET_MASK	(0x10128)
+
+#define PCIX_MSI_F0		(0x13000)
+
+#define PCIX_PS_MEM_SPACE	(0x90000)
+
+#define NETXEN_PCIX_PH_REG(reg)	(NETXEN_CRB_PCIE + (reg))
+#define NETXEN_PCIX_PS_REG(reg)	(NETXEN_CRB_PCIX_MD + (reg))
+
+#define NETXEN_PCIE_REG(reg)	(NETXEN_CRB_PCIE + (reg))
+
+#define PCIE_MAX_DMA_XFER_SIZE	(0x1404c)
+
+#define PCIE_DCR		0x00d8
+
+#define PCIE_SEM2_LOCK		(0x1c010)	/* Flash lock   */
+#define PCIE_SEM2_UNLOCK	(0x1c014)	/* Flash unlock */
+
+#define PCIE_TGT_SPLIT_CHICKEN	(0x12080)
+
+#define PCIE_MAX_MASTER_SPLIT	(0x14048)
+
+#endif				/* __NETXEN_NIC_HDR_H_ */